2 .3  关键元件的选用   

　　信号输入端耦合电容 C 1 、 Q 及旁路电容C 3应选用钽电解电容， 因为钽电解电容寄生电感小， 而一般铝电解电容中的寄生电感对音频信号高端感抗大，且对不同频率的信号将产生不同的相移而影响音质。电源去耦电容可以抑制因负载变化而产生的噪声，C4、C9采用 2200μ F以上大容量电解电容效果会更好。高频去耦电容的选择也非常重要，C8、C10 应采用低感抗型电容，如陶瓷电容，不宜采用涤纶电容；振荡电阻R 宜选用精密型稳定好的金属膜电阻。 

　　信号输出端的L1 、 L2需要自行制作，可用羰铁粉芯磁环绕制。由于电流较大，穿绕的漆包线线径需用 0 .8 mm，先找到合适大小的磁环单元穿100圈， 实测出电感量 L(100)的值。然后用公式 L=L( 1 0 0 ) ， 推算出所需电感量的圈数N的值。 

3　T DA8902J 应用电路的优化设计

3.1  音质分析

　　D类功放采用脉宽调制方式虽然效率高，但一般情况下音质不够理想，这有理论上的原因，也有制作方面的因素，具体表现在以下几方面。

　　首先，振荡器产生的三角波，其幅度 频率都不稳定，甚至扭曲、变形。用来调制信号时，使脉宽的变化不能真实反映信号的信息，引起输出噪声；其次，较器输出的脉冲不理想， 高/低电平之间的转换时间太长， 使H-桥输出的波形产生较大的交替失真，导致音质生硬，不够圆润；第三，高频率MOSFET功率管的饱和/ 截止工作状态之间的转换较慢，导致2组功率管同时导通或截止。制作方面的因素可通过印制电路板的设计来解决。 

3.2  印制电路的优化设计措施  

3.2.1 电源电路优化设计

　　在直流电源回路中，负载的变化会引起电源噪声。在本功放电路中，当电路从一种状态转换为另一种状态时， 就会在电源线上产生很大的尖峰电流，形成瞬变的噪声电压。去耦电容可以抑制因负载变化而产生的噪声， 在安装时应紧靠IC相应管脚焊接。且电容的引线不能过长。应选用辐射小、负载能力强的电源变压器，安装时要注意方向性，干扰严重时应将其屏蔽。 

3.2.2 地线优化设计

　　接地是控制数字功放干扰的重要方法。将接地和屏蔽结合起来，可解决大部分干扰问题。本功放地线结构可分为系统地、机壳地、 数字地和模拟地。在地线设计中应注意以下几点：

　　( 1 ) 正确选择单点接地与多点接地。本功放的低频模拟部分， 工作频率低， 它的布线和器件间的电感影响较小，而接地电路形成的环流干扰影响较大，因而应采用一点接地。在数字部分，工作频率高，地线阻抗变得很大，此时应尽量降低地线阻抗， 采用就近多点接地。   

　　( 2 ) 将数字地与模拟地分开。电路板上既有高速数字电路，又有线性模拟电路，应使它们尽量分开， 两者的地线不要相混，分别与电源端地线相连。 

　　( 3 ) 尽量加粗接地线。若接地线很细，接地电位则随电流的变化而变化，致使功放电路信号电平不稳， 抗噪声性能变差。应将接地线尽量加粗， 使之能通过三倍于印制电路的允许电流。 

3 .2 .3 电磁兼容性优化设计

　　数字功放由于变压器和高频电路的共存，电磁干扰不可避免。电磁兼容性设计的目的是使功放既能抑制各种外来的干扰， 同时又能减少本身对其它电子设备的电磁干扰。为此应做到以下几点：

　　( 1 ) 选择合理的导线宽度。由于瞬变电流在印制电路上产生的冲击干扰主要是由印制导线的电感成分造成的，因此应尽量减小印制导线的电感量，短而精的导线对印制干扰有利。  

　　( 2 ) 采用正确的布线策略。采用平行走线可以减少导线电感，但导线之间的互感和分布电容增加。为了抑制印制 \板导线之间的串扰，在设计布线时应尽量避免长距离的平行线尽可能不交叉。还应尽量减少印制导线的不连续性，导线宽度不要突变，导线的拐角应大于9 0 度，禁止环状走线。 

　　( 3 ) 抑制反射干扰。为了抑制出现在功放电路印制电路终端的反射干扰，应尽可能缩短印制线的长度，并在传输线的末端对地和电源端各加接一个相同阻值的匹配电阻。数字功放电路，其印制线路长于 10cm以上时就应采用终端匹配措施。 

参考文献
[ 1 ] 魏群． 怎样选用无线电电子元器件[ M] ． 北京：人民邮电出版社 。 2002 ． 
[ 2 ] 志元． 数字功放实用电路两例[ J ] ． 北京： 电子世界，2002 ， ( 5 ) ． 
[ 3 ] 夏瑞华． 印制板的抗干扰设计[ J ] ． 北京： 电子制作，2002 ， ( 1 1 ) ． 
[ 4 ]   陈新国． D类功放滤波器的优化与仿真[ J ] ． 北京： 电子元件与材料。2 0 0 4 ，( 4 ) ．