2.3.2.4 电气特性
STM32F103xx系列微控制器的一些主要电气特征如表2.17到表2.25所列，更多工作条件、直流特性、交流特性、外部总线接口时序的内容请参考最新的STM32F103xx数据书册，可从www.st.com获取。
表2.18到表2.21描述了STM32F103xx系列微控制器的最大电流功耗，所有数据在如下测试条件下获得：
? 所有的I/O引脚都处于输入模式，输入值为VDD或VSS
? 如果没有特别说明，所有的外设都是禁能的
? Flash存储器访问时间根据fHCLK进行调整（0到24MHz含0等待状态，24MHz到48MHz含1个等待状态，48MHz以上含2个等待状态）。
? 预存取处于ON状态，（注：这一位必须在设置时钟和总线预比例因子之前设置）
? 当外设使能时，fPCLK1 = fHCLK/2, fPCLK2 = fHCLK 。
? 所有的I/O引脚都处于输入模式，输入值为VDD或VSS
? 如果没有特别说明，所有的外设都是禁能的
? Flash存储器访问时间根据fHCLK进行调整（0到24MHz含0等待状态，24MHz到48MHz含1个等待状态，48MHz以上含2个等待状态）。
? 预存取处于ON状态，（注：这一位必须在设置时钟和总线预比例因子之前设置）
? 当外设使能时，fPCLK1 = fHCLK/2, fPCLK2 = fHCLK 。
外部时钟是8MHz，当fHCLK >8MHz时，PLL启动。fHCLK为36MHz时外部时钟为9MHz。
数据基于描述结果，产品中不测试
数据基于描述结果，产品中不测试
1. 外部时钟是8MHz，当fHCLK >8MHz时，PLL启动。fHCLK为36MHz时外部时钟为9MHz。
2. 数据基于描述结果，在VDD，fHCLK 和TA取最大值，从RAM中执行代码的时候测试。
3. 数据基于描述结果，产品中不测试。
1. 外部时钟是8MHz，当fHCLK >8MHz时，PLL启动。fHCLK为36MHz时外部时钟为9MHz。
2. 数据基于描述结果，在VDD，fHCLK 和TA取最大值，从RAM中执行代码的时候测试。
3. 数据基于描述结果，产品中不测试。
1. TBD代表待定。
2. 如果没有特别说明，典型值都是在TA=25°C,VDD=3.3V的条件下测量的。
3. 数据基于描述结果，在VDD，fHCLK 和TA取最大值，从RAM中执行代码的时候测试。
4. 为了获得RTC处于ON状态下的Standby功耗，除了IDD,还添加了IDD_VBAT。
5. 数据基于描述结果，产品中不测试。
表2.22到表2.24描述了STM32F103xx系列微控制器的最大电流功耗，所有数据在如下测试条件下获得：
? 所有的I/O引脚都处于输入模式，输入值为VDD或VSS
? 如果没有特别说明，所有的外设都是禁能的
? Flash存储器访问时间根据fHCLK进行调整（0到24MHz含0等待状态，24MHz到48MHz含1个等待状态，以上2个等待状态）。
? 预存取处于ON状态，（注：这一位必须在设置时钟和总线预比例因子之前设置）
? 当外设使能时，fPCLK1 = fHCLK/4, fPCLK2 = fHCLK/2 , fADCCLK = fPCLK2/4。
典型值都是在TA=25°C,VDD=3.3V的条件下测量的。
因为ADC的模拟输入，会增加0.8mA的额外功耗。在应用中，只有当ADC开启（ADC_CR2寄存器中的 ADON位被置位的时候才会产生这项功耗。
外部时钟是8MHz，当fHCLK >8MHz时，PLL启动。
表2.23 Sleep模式下，从Flash或者RAM运行带数据处理的代码时的典型电流
1. 典型值都是在TA=25°C,VDD=3.3V的条件下测量的。
2. 因为ADC的模拟输入，会增加0.8mA的额外功耗。在应用中，只有当ADC开启（ADC_CR2寄存器中的 ADON位被置位的时候才会产生这项功耗。
3. 外部时钟是8MHz，当fHCLK >8MHz时，PLL启动。
典型值都是在TA=25°C,VDD=3.3V的条件下测量的。
为了获得RTC处于ON状态下的Standby功耗，除了IDD,还添加了IDD_VBAT。
表2.25列出了STM32F103xx系列控制器的片上外设的一些典型功耗。所有数据在如下测试条件下获得：
? 所有的I/O引脚都处于输入模式，输入值为VDD或VSS
? 如果么有特别说明，所有的外设都是禁能的
? 测量值是通过计算所有的外设时钟关闭何只有一个外设时钟开启的差值获得的。
1. fHCLK=36MHz, fAPB1 = fHCLK/2, fAPB2 = fHCLK 。每个外设使用默认的预比较值。
2. ADC特例：fHCLK=56MHz, fAPB1 = fHCLK/2, fAPB2 = fHCLK ，fADCCLK2 = fAPB2/4，ADC_CR2寄存器中的ADON位被置为1。
2. 数据基于描述结果，在VDD，fHCLK 和TA取最大值，从RAM中执行代码的时候测试。
3. 数据基于描述结果，产品中不测试。
2. 数据基于描述结果，在VDD，fHCLK 和TA取最大值，从RAM中执行代码的时候测试。
3. 数据基于描述结果，产品中不测试。
2. 如果没有特别说明，典型值都是在TA=25°C,VDD=3.3V的条件下测量的。
3. 数据基于描述结果，在VDD，fHCLK 和TA取最大值，从RAM中执行代码的时候测试。
4. 为了获得RTC处于ON状态下的Standby功耗，除了IDD,还添加了IDD_VBAT。
5. 数据基于描述结果，产品中不测试。
表2.22到表2.24描述了STM32F103xx系列微控制器的最大电流功耗，所有数据在如下测试条件下获得：
? 所有的I/O引脚都处于输入模式，输入值为VDD或VSS
? 如果没有特别说明，所有的外设都是禁能的
? Flash存储器访问时间根据fHCLK进行调整（0到24MHz含0等待状态，24MHz到48MHz含1个等待状态，以上2个等待状态）。
? 预存取处于ON状态，（注：这一位必须在设置时钟和总线预比例因子之前设置）
? 当外设使能时，fPCLK1 = fHCLK/4, fPCLK2 = fHCLK/2 , fADCCLK = fPCLK2/4。
因为ADC的模拟输入，会增加0.8mA的额外功耗。在应用中，只有当ADC开启（ADC_CR2寄存器中的 ADON位被置位的时候才会产生这项功耗。
外部时钟是8MHz，当fHCLK >8MHz时，PLL启动。
表2.23 Sleep模式下，从Flash或者RAM运行带数据处理的代码时的典型电流
2. 因为ADC的模拟输入，会增加0.8mA的额外功耗。在应用中，只有当ADC开启（ADC_CR2寄存器中的 ADON位被置位的时候才会产生这项功耗。
3. 外部时钟是8MHz，当fHCLK >8MHz时，PLL启动。
为了获得RTC处于ON状态下的Standby功耗，除了IDD,还添加了IDD_VBAT。
表2.25列出了STM32F103xx系列控制器的片上外设的一些典型功耗。所有数据在如下测试条件下获得：
? 所有的I/O引脚都处于输入模式，输入值为VDD或VSS
? 如果么有特别说明，所有的外设都是禁能的
? 测量值是通过计算所有的外设时钟关闭何只有一个外设时钟开启的差值获得的。
2. ADC特例：fHCLK=56MHz, fAPB1 = fHCLK/2, fAPB2 = fHCLK ，fADCCLK2 = fAPB2/4，ADC_CR2寄存器中的ADON位被置为1。
