1产品预览
介绍
三星的S3C44B0X 16/32位RISC处理器被设计来为手持设备等提供一个低成本高性能的方案。
S3C44B0X 提供以下配置：2.5V ARM7TDMI 内核带有8Kcache ;可选的internal SRAM;LCD Controller(最大支持256色STN，使用LCD专用DMA)；2-ch UART with handshake(IrDA1.0, 16-byte FIFO) / 1-ch SIO； 2-ch general DMAs / 2-ch peripheral DMAs with external request pins； External memory controller (chip select logic, FP/ EDO/SDRAM controller)； 5-ch PWM timers & 1-ch internal timer；Watch Dog Timer；71 general purpose I/O ports / 8-ch external interrupt source； RTC with calendar function； 8-ch 10-bit ADC； 1-ch multi-master IIC-BUS controller； 1-ch IIS-BUS controller； Sync. SIO interface and On-chip clock generator with PLL.。
S3C44B0X采用一种新的三星ARM CPU嵌入总线结构-SAMBA2，最大达66MHZ。
电源管理支持：Normal, Slow, Idle, and Stop mode。
系统管理功能：
1 Little/Big endian support.
2 Address space: 32Mbytes per each bank. (Total 256Mbyte)
3 Supports programmable 8/16/32-bit data bus width for each bank.
4 Fixed bank start address and programmable bank size for 7 banks.
5 . 8 memory banks.
- 6 memory banks for ROM, SRAM etc.
- 2 memory banks for ROM/SRAM/DRAM(Fast Page, EDO, and Synchronous DRAM)
6. Fully Programmable access cycles for all memory banks.
7 Supports external wait signal to expend the bus cycle.
8. Supports self-refresh mode in DRAM/SDRAM for power-down.
9. Supports asymmetric/symmetric address of DRAM.
Cache 和内部存储器功能:
• 4-way set associative ID(Unified)-cache with 8Kbyte.
• The 0/4/8 Kbytes internal SRAM using unused cache memory.
• Pseudo LRU(Least Recently Used) Replace Algorithm.
• Write through policy to maintain the coherence between main memory and cache content.
• Write buffer with four depth.
• Request data first fill technique when cache miss occurs.
时钟和电源管理
• Low power
• The on-chip PLL makes the clock for operating MCU at maximum 66MHz.
• Clock can be fed selectively to each function block by software.
• Power mode: Normal, Slow, Idle and Stop mode.
Normal mode: Normal operating mode.
Slow mode: Low frequency clock without PLL
Idle mode: Stop the clock for only CPU
Stop mode: All clocks are stopped
• Wake up by EINT[7:0] or RTC alarm interrupt from
idle mode.
中断控制器
• 30 Interrupt sources( Watch-dog timer, 6 Timer, 6 UART, 8 External interrupts, 4 DMA , 2 RTC, 1 ADC, 1 IIC, 1 SIO )
• Vectored IRQ interrupt mode to reduce interrupt latency.
• Level/edge mode on the external interrupt sources
• Programmable polarity of edge and level
• Supports FIQ (Fast Interrupt request) for very urgent interrupt request
定时器功能
• 5-ch 16-bit Timer with PWM / 1-ch 16-bit internal timer with DMA-based or interrupt-based
operation
• Programmable duty cycle, frequency, and polarity
• Dead-zone generation.
• Supports external clock source.
RTC 功能:
• Full clock feature: msec, sec, min, hour, day,week, month, year.
• 32.768 KHz operation.
• Alarm interrupt for CPU wake-up.
• Time tick interrupt
通用输入输出口功能:
• 8 external interrupt ports
• 71 multiplexed input/output ports
UART 功能:
• 2-channel UART with DMA-based or interrupt-based operation
• Supports 5-bit, 6-bit, 7-bit, or 8-bit serial data transmit/receive
• Supports H/W handshaking during transmit/receive
• Programmable baud rate
• Supports IrDA 1.0 (115.2kbps)
• Loop back mode for testing
• Each channel have two internal 32-byte FIFO for Rx and Tx.
DMA控制器功能:
• 2 channel general purpose Direct Memory Access controller without CPU intervention.
• 2 channel Bridge DMA (peripheral DMA) controller.
• Support IO to memory, memory to IO, IO to IO with the Bridge DMA which has 6 type's DMA requestor: Software, 4 internal function blocks (UART, SIO, Timer, IIS), and External pins.
• Programmable priority order between DMAs (fixed or round-robin mode)
• Burst transfer mode to enhance the transfer rate on the FPDRAM, EDODRAM and SDRAM.
• Supports fly-by mode on the memory to external device and external device to memory t ransfer mode
A/D 转换器:
• 8-ch multiplexed ADC.
• Max. 100KSPS/10-bit.
LCD控制器:
• Supports color/monochrome/gray LCD panel
• Supports single scan and dual scan displays
• Supports virtual screen function
• System memory is used as display memory
• Dedicated DMA for fetching image data from system memory
• Programmable screen size
• Gray level: 16 gray levels
• 256 Color levels
看门狗定时器:
• 16-bit Watchdog Timer
• Interrupt request or system reset at time-out
IIC-BUS 接口
• 1-ch Multi-Master IIC-Bus with interrupt-based operation.
• Serial, 8-bit oriented, bi-directional data transfers can be made at up to 100 Kbit/s in the standard mode or up to 400 Kbit/s in the fast mode.
IIS-BUS接口
• 1-ch IIS-bus for audio interface with DMA-based operation.
• Serial, 8/16bit per channel data transfers
• Supports MSB-justified data format
SIO (同步串口):
• 1-ch SIO with DMA-based or interrupt –based operation.
• Programmable baud rates.
• Supports serial data transmit/receive operations 8-bit in SIO.
操作电压范围:
• 核电压: 2.5V I/O电压: 3.0 V to 3.6 V
工作频率:
• Up to 66 MHz
封装:
• 160 LQFP / 160 FBGA
2 管脚描述
om[1:0]: 输入om[1:0]设置S3C44B0X在测试模式和确定nGCS0的总线宽度,逻辑电平在复位期间由这些管脚的上拉下拉电阻确定.
00:8-bit 01:16-bit 10:32-bit 11:Test mode
ADDR[24:0] 输出: 地址总线输出相应段的存储器地址.
DATA[31:0] 输入输出:数据总线,总线宽度可编程为8/16/32 位
nGCS[7:0] 输出:芯片选择,当存储器地址在相应段的地址区域时被激活.存取周期和段尺寸可编程.
nWE 输出:写允许信号,指示当前的总线周期为写周期.
nWBE[3:0] 输出: 写字节允许信号
nBE[3:0] 输出:在使用SRAM情况下字节允许信号.
nOE输出:读允许信号,指示当前的总线周期为读周期.
nXBREQ 输入: nXBREQ 总线控制请求信号，允许另一个总线控制器请求控制本地总线，nXBACK信号激活指示已经得到总线控制权。
nXBACK 输出：总线应答信号。
nWAIT 输入：nWAIT请求延长当前的总线周期，只要nWAIT为低，当前的总线周期不能完成。
ENDIAN 输入：它确定数据类型是little endian还是big endian，逻辑电平在复位期间由该管脚的上拉下拉电阻确定.
0:little endian 1:big endian
nRAS[1:0] 输出：行地址选通信号。
nCAS[3:0] 输出： 列地址选通信号。
nSRAS输出：SDRAM行地址选通信号。
nSCAS输出：SDRAM列地址选通信号。
nSCS[1:0] 输出：SDRAM芯片选择信号。
DQM[3:0] 输出：SDRAM数据屏蔽信号。
SCLK输出：SDRAM时钟信号。
SCKE输出：SDRAM时钟允许信号。
VD[7:0]输出：LCD数据线，在驱动4位双扫描的LCD时，VD[3:0]为上部显示区数据，VD[7:4]为下部显示区数据。
VFRAME输出：LCD场信号，指示一帧的开始，在开始的第一行有效。
VM输出：VM极性变换信号，变化LCD行场扫描电压的极性，可以每帧或可编程多少个VLINE信号打开。
VLINE输出：LCD行信号，在一行数据左移进LCD驱动器后有效。
VCLK输出：LCD点时钟信号，数据在VCLK的上升沿发送，在下降沿被LCD驱动器采样。
TOUT[4:0]输出：定时器输出信号。
TCLK输入：外部时钟信号输入。
EINT[7:0]输入：外部中断请求信号。
nXDREQ[1:0]输入：外部DMA请求信号。
nXDACK[1:0]输出：外部DMA应答信号。
RxD[1:0]输入：UART接收数据输入线。
TxD[1:0]输出：UART发送数据线。
nCTS[1:0]输入：UART清除发送输入信号。
nRTS[1:0]输出：UART请求发送输出信号。
IICSDA输入输出：IIC总线数据线。
IICSCL输入输出：IIC总线时钟线。
IISLRCK输入输出：IIS总线通道时钟选择信号线。
IISDO输出：IIS总线串行数据输出信号。
IISDI输入：IIS总线串行数据输入信号。
IISCLK输入输出：IIS总线串行时钟。
CODECLK输出：CODEC系统时钟。
SIORXD输入：SIO接收数据输入线。
SIOTXD输出：SIO发送数据线。
SIOCK输入输出：SIO时钟信号。
SIORDY输入输出：当SIO的DMA完成SIO操作时的握手信号。
AIN[7:0] ： ADC模拟信号输入
AREFT输入：ADC顶参考电压输入。
AREFB输入：ADC底参考电压输入。
AVCOM输入：ADC公共参考电压输入。
P[70:0]输入输出：通用I/O口（一些口只有输出模式）。
nRESET：复位信号，nRESET挂起程序，放S3C44B0X进复位状态。在电源打开已经稳定时，nRESET必须保持低电平至少4个MCLK周期。
OM[3:2]输入：OM[3:2]确定时钟模式。
00 = Crystal(XTAL0,EXTAL0), PLL on 01 = EXTCLK, PLL on
10, 11 = Chip test mode.
EXTCLK输入：当OM[3:2]选择外部时钟时的外部时钟输入信号线，不用时必须接高（3.3V）.
XTAL0模拟输入：系统时钟内部振荡线路的晶体输入脚。不用时必须接高（3.3V）.
EXTAL0模拟输出：系统时钟内部振荡线路的晶体输出脚，它是XTAL0的反转输出信号。不用时必须悬空。
PLLCAP模拟输入：接系统时钟的环路滤波电容（700PF）。
XTAL1模拟输入：RTC时钟的晶体输入脚。
EXTAL1模拟输出：RTC时钟的晶体输出脚。它是XTAL1的反转输出信号。
CLKout输出：时钟输出信号
nTRST输入：TAP控制器复位信号，nTRST在TAP启动时复位TAP控制器。若使用debugger，必须连接一个10K上拉电阻，否则nTRST必须为低电平。
TMS输入：TAP控制器模式选择信号，控制TAP控制器的状态次序，必须连接一个10K上拉电阻。
TCK输入：TAP控制器时钟信号，提供JTAG逻辑的时钟信号源，必须连接一个10K上拉电阻。
TDI输入：TAP控制器数据输入信号，是测试指令和数据的串行输入脚，必须连接一个10K上拉电阻。
TDO输出：TAP控制器数据输出信号，是测试指令和数据的串行输出脚。
VDD ：S3C44B0X内核逻辑电压（2.5V）
VSS: S3C44B0X内核逻辑地.
VDDIO: S3C44B0X I/O口电源(3.3V).
VSSIO: S3C44B0X I/O地.
RTCVDD:RTC电压(2.5V或3V,不支持3.3V).
VDDADC:ADC电压(2.5V).
VSSADC:ADC地.
3 指令集
4 存储管理
1 BWSCON 0x01C80000 R/W 总线宽度与等待状态控制寄存器初始值为0
位名称BIT 功能
ST7 31 该位确定BANK7上的SRAM 是否使用UB/LB
0- 不使用（PIN[14:11] 作为nWBE[3:0]）
1- 使用（PIN[14:11] 作为nBE[3:0]）
WS7 30 该位确定BANK7上的SRAM存储器的等待状态
0- WAIT disable 1 = WAIT enable
DW7 [29:28] 该两位确定BANK7的数据总县宽度
00 = 8-bit 01 = 16-bit, 10 = 32-bit
ST6 27 该位确定BANK6上的SRAM 是否使用UB/LB
2- 不使用（PIN[14:11] 作为nWBE[3:0]）
3- 使用（PIN[14:11] 作为nBE[3:0]）
WS6 26 该位确定BANK6上的SRAM存储器的等待状态
0- WAIT disable 1 = WAIT enable
DW6 [25:24] 该两位确定BANK6的数据总县宽度
00 = 8-bit 01 = 16-bit, 10 = 32-bit
ST5 23 该位确定BANK5上的SRAM 是否使用UB/LB
4- 不使用（PIN[14:11] 作为nWBE[3:0]）
5- 使用（PIN[14:11] 作为nBE[3:0]）
WS5 22 该位确定BANK5上的存储器的等待状态
0- WAIT disable 1 = WAIT enable
DW5 [21:20] 该两位确定BANK5的数据总县宽度
00 = 8-bit 01 = 16-bit, 10 = 32-bit
ST4 19 该位确定BANK4上的SRAM 是否使用UB/LB
6- 不使用（PIN[14:11] 作为nWBE[3:0]）
7- 使用（PIN[14:11] 作为nBE[3:0]）
WS4 18 该位确定BANK4上的存储器的等待状态
0- WAIT disable 1 = WAIT enable
DW4 [17:16] 该两位确定BANK4的数据总县宽度
00 = 8-bit 01 = 16-bit, 10 = 32-bit
ST3 15 该位确定BANK3上的SRAM 是否使用UB/LB
8- 不使用（PIN[14:11] 作为nWBE[3:0]）
9- 使用（PIN[14:11] 作为nBE[3:0]）
WS3 14 该位确定BANK3上的存储器的等待状态
0- WAIT disable 1 = WAIT enable
DW3 [13:12] 该两位确定BANK3的数据总县宽度
00 = 8-bit 01 = 16-bit, 10 = 32-bit
ST2 11 该位确定BANK2上的SRAM 是否使用UB/LB
10- 不使用（PIN[14:11] 作为nWBE[3:0]）
11- 使用（PIN[14:11] 作为nBE[3:0]）
WS2 10 该位确定BANK2上的存储器的等待状态
0- WAIT disable 1 = WAIT enable
DW2 [9:8] 该两位确定BANK2的数据总县宽度
00 = 8-bit 01 = 16-bit, 10 = 32-bit
ST1 7 该位确定BANK1上的SRAM 是否使用UB/LB
12- 不使用（PIN[14:11] 作为nWBE[3:0]）
13- 使用（PIN[14:11] 作为nBE[3:0]）
WS1 6 该位确定BANK1上的存储器的等待状态
0- WAIT disable 1 = WAIT enable
DW1 [5:4] 该两位确定BANK1的数据总县宽度
00 = 8-bit 01 = 16-bit, 10 = 32-bit
DW0 [2:1] 该两位指示BANK0的数据总县宽度(ONLY READ,由OM[1:0] 脚确定)
00 = 8-bit 01 = 16-bit, 10 = 32-bit
ENDIAN 0 该位指示endian mode (read only 状态由ENDIAN pins确定)
0 = Little endian 1 = Big endian
2
BANKCON0 0x01C80004 R/W Bank 0 control register 0x0700
BANKCON1 0x01C80008 R/W Bank 1 control register 0x0700
BANKCON2 0x01C8000C R/W Bank 2 control register 0x0700
BANKCON3 0x01C80010 R/W Bank 3 control register 0x0700
BANKCON4 0x01C80014 R/W Bank 4 control register 0x0700
BANKCON5 0x01C80018 R/W Bank 5 control register 0x0700
位名称BIT 功能
Tacs [14:13] 在nGCSn 有效之前地址建立时间
00 = 0 clock 01 = 1 clock
10 = 2 clocks 11 = 4 clocks
Tcos [12:11] 在nOE上芯片选择建立时间
00 = 0 clock 01 = 1 clock
10 = 2 clocks 11 = 4 clocks
Tacc [10:8] 存取周期
000 = 1 clock 001 = 2 clocks
010 = 3 clocks 011 = 4 clocks
100 = 6 clocks 101 = 8 clocks
110 = 10 clocks 111 = 14 clocks
Toch [7:6] 在nOE上芯片选择保持时间
00 = 0 clock 01 = 1 clock
10 = 2 clocks 11 = 4 clocks
Tcah [5:4] 在nGCSn有效地址保持时间
00 = 0 clock 01 = 1 clock
10 = 2 clocks 11 = 4 clocks
Tpac [3:2] 页模式存取周期
00 = 2 clocks 01 = 3 clocks
10 = 4 clocks 11 = 6 clocks
PMC [1:0] 页模式配置
00 = normal (1 data) 01 = 4 data
10 = 8 data 11 = 16 data
寄存器名称地址描述初始值
BANKCON6 0x01C8001C R/W Bank 6 control register 0x18008
BANKCON7 0x01C80020 R/W Bank 7 control register 0x18008
位名称BIT 功能
MT [16:15] 这两位确定bank6 和bank7存储器类型
00 = ROM or SRAM 01 = FP DRAM
10 = EDO DRAM 11 = Sync. DRAM
对于ROM和SRAM类型
Tacs [14:13] 在nGCSn 有效之前地址建立时间
00 = 0 clock 01 = 1 clock
10 = 2 clocks 11 = 4 clocks
Tcos [12:11] 在nOE上芯片选择建立时间
00 = 0 clock 01 = 1 clock
10 = 2 clocks 11 = 4 clocks
Tacc [10:8] 存取周期
000 = 1 clock 001 = 2 clocks
010 = 3 clocks 011 = 4 clocks
100 = 6 clocks 101 = 8 clocks
110 = 10 clocks 111 = 14 clocks
Toch [7:6] 在nOE上芯片选择保持时间
00 = 0 clock 01 = 1 clock
10 = 2 clocks 11 = 4 clocks
Tcah [5:4] 在nGCSn有效时地址保持时间
00 = 0 clock 01 = 1clock
10 = 2 clocks 11 = 4 clocks
Tpac [3:2] 页模式存取周期
00 = 2 clocks 01 = 3 clocks
10 = 4 clocks 11 = 6 clocks
PMC [1:0] 页模式配置
00 = normal (1 data) 01 = 4 consecutive accesses
10 = 8 consecutive accesses 11 = 16 consecutive accesses
对于FP DRAM和EDO DRAM类型
Trcd [5:4] RAS 到CAS 延时y
00 = 1 clock 01 = 2 clocks
10 = 3 clocks 11 = 4 clocks
Tcas [3] CAS 脉冲宽度
0 = 1 clock 1 = 2 clocks
Tcp [2] CAS 预充电周期
0 = 1 clock 1 = 2 clocks
CAN [1:0] 列地址数目
00 = 8-bit 01 = 9-bit
10 = 10-bit 11 = 11-bit
对于SDRAM类型
Trcd [3:2] RAS 到CAS 延时
00 = 2 clocks 01 = 3 clocks 10 = 4 clocks
SCAN [1:0] 列地址数目
00 = 8-bit 01 = 9-bit 10= 10-bit
BANK7 BANK6 支持的存储器类型组合
SROM DRAM
SDRAM SROM
SROM SDRAM
DRAM SROM
不支持的组合
SDRAM DRAM
DRAM SDRAM
3
REFRESH 0x01C80024 R/W DRAM/SDRAM刷新控制寄存器初始值0xac0000
位名称BIT 功能
REFEN [23] DRAM/SDRAM刷新允许
0 = Disable 1 = Enable (self or CBR/auto refresh)
TREFMD [22] DRAM/SDRAM刷新模式
0 = CBR/Auto Refresh 1 = Self Refresh
在self-refresh 时, DRAM/SDRAM 控制信号被适当电平驱动
Trp [21:20] DRAM/SDRAM RAS 预充电时间
DRAM :
00 = 1.5 clocks 01 = 2.5 clocks 10 = 3.5 clocks 11 = 4.5 clocks
SDRAM :
00 = 2 clocks 01 = 3 clocks 10 = 4 clocks 11 = Not support
Trc [19:18] SDRAM RAS 和CAS 最小时间
00 = 4 clocks 01 = 5 clocks 10 = 6 clocks 11 = 7 clocks
Tchr [17:16] DRAM的CAS保持时间
00 = 1 clock 01 = 2 clocks 10 = 3 clocks 11 = 4 clocks
Reserved [15:11] Not use
Refresh Counter [10:0] DRAM/SDRAM刷新计数值
刷新周期计算公式:
Refresh period = (2^ 11 -refresh_count+1)/MCLK
如果刷新周期是15.6 us和MCLK 是60 MHz,
refresh count如下计算
refresh count = 2 ^11 + 1 - 60x15.6 = 1113
4
BANKSIZE 0x01C80028 R/W 段尺寸寄存器初始值为0x0
位名称BIT 功能
SCLKEN [4] 设置为1，则SCLK仅在SDRAM存取周期产生，这个特征将
使功耗减少，推荐设置为1。
0 = normal SCLK =1
Reserved [3] 保留为0
BK76MAP [ 2:0] BANK6/7存储器映射
000 = 32M/32M 100 = 2M/2M 101 = 4M/4M
110 = 8M/8M 111 = 16M/16M
4 SDRAM模式设置寄存器
MRSRB6 0x01C8002C R/W bank6模式设置寄存器初始值xxx
MRSRB7 0x01C80030 R/W bank7模式设置寄存器初始值xxx
位名称BIT 功能
WBL [9] 写突发脉冲长度
0是推荐值
TM [8:7] 测试模式
00: 测试模式
01, 10, 11: 保留
CL [6:4] CAS 突发响应时间
000 = 1 clock, 010 = 2 clocks, 011=3 clocks
其它= 保留
BT [3] 突发类型
0: 连续(推荐)
1: N/A
BL [2:0] 突发长度
000: 1
其它: N/A
注：1 当程序在SDRAM运行时该寄存器不必重新配置。
2 所有的存储控制寄存器必须使用STMIA指令设置
3 在停止和SL_IDLE DRAM/SDRAM必须进入自刷新模式
5 时钟和电源管理模式
S3C44B0X的电源管理有5种模式：
1 Normal mode,
在正常模式CPU和所有的外设都正常工作，这时功耗最大，但用户能使用S/W指令停止每个外设的时钟供应。
2 Slow mode
Slow mode为非PLL模式，PLL不工作，使用外部时钟作为主时钟。在该模式，电源消耗依赖于外部时钟的频率。
3 Idle mode
Idle mode停止CPU CORE的时钟供应，仅对所有外设提供时钟，因此可以减少电源消耗。一个对CPU的中断请求能使S3C44B0X从该模式唤醒。
4 Stop mode
Stop mode 冻结所有的时钟供应，PLL也停止。这时的电源消耗最少，电流消耗仅是S3C44B0X的漏电流，少于10UA。外部中断能使CPU从该模式唤醒。
5 SL Idle mode
SL Idle mode 除了LCD控制器冻结所有的时钟。
S3C44B0X的时钟源可以用外部晶体来产生，也可以直接输入外部时钟，这有OM[3:2]的状态决定. M[3:2]的状态在nRESET的上升沿由OM3 和OM2脚的电平决定.
M[3:2]=00 Crystal clock M[3:2]=01 Ext. Clock 其它测试模式
注:在复位后PLL启动,但在用S/W指令设置PLLCON为有效的值之前,PLL OUTPUT (FOUT)不能使用,这时FOUT直接输出Crystal clock或外部时钟.
如果S3C44B0X的PLL的时钟源使用晶体,这时EXTCLK能作为Timer 5的时钟源TCLK.
1 PLL控制寄存器
PLLCON 0x01D80000 R/W PLL控制寄存器复位值0x38080
该寄存器设置PLL参数.
PLL输出频率计算公式如下:
Fpllo = (m * Fin) / (p * 2s)
m = (MDIV + 8), p = (PDIV + 2), s = SDIV
Fpllo必须大于20MHZ 和少于66MHZ.
Fpllo * 2 s 必须少于170MHZ
Fin / pT推荐为1MHZ 或大于但小于2MHZ.
位名称BIT 描述默认值
MDIV [19:12] MDIV值0x38
PDIV [9:4] PDIV值0x08
SDIV [1:0] SDIV值0x0
2 时钟控制寄存器
CLKCON 0x01D80004 R/W 时钟控制寄存器初始值0x7ff8
位名称BIT 描述
IIS [14] 控制IIS block的钟控
0 = Disable, 1 = Enable
IIC [13] 控制IIC block的钟控
0 = Disable, 1 = Enable
ADC [12] 控制ADC block的钟控
0 = Disable, 1 = Enable
RTC [11] 控制RTC block的钟控,即使该位为0,. RTC定时器仍工作
0 = Disable, 1 = Enable
GPIO [10] 控制GPIO block的钟控,设置为1,允许使用EINT[4:7]的中断.
0 = Disable, 1 = Enable
UART1 [9] 控制UART1 block的钟控
0 = Disable, 1 = Enable
UART0 [8] 控制UART0 block的钟控
0 = Disable, 1 = Enable
BDMA0,1 [7] 控制BDMA block的钟控,如果BDMA关断,在外设总线上的外设不能存取
0 = Disable, 1 = Enable
LCDC [6] 控制LCDC block的钟控
0 = Disable, 1 = Enable
SIO [5] 控制SIO block的钟控
0 = Disable, 1 = Enable
ZDMA0,1 [4] 控制ZDMA block的钟控
0 = Disable, 1 = Enable
PWMTIMER [3] 控制PWMTIMER block的钟控
0 = Disable, 1 = Enable
IDLE [2] 进入IDLE mode.该位不能自动清除
0 = Disable, 1 =进入IDLE mode
SL_IDLE [1] 进入SL_IDLE mode option. 该位不能自动清除.
为了进入SL_IDLE mode, CLKCON 寄存器必须等于0x46.
0 = Disable, 1 = SL_IDLE mode.
STOP [0] 进入STOP mode. 该位不能自动清除.
0 = Disable 1 =进入STOP mode
3 慢时钟控制寄存器
CLKSLOW 0x01D80008 R/W 慢时钟控制寄存器初始值0x9
位名称BIT 描述
PLL_OFF [5]
0 : PLL 打开,. PLL 仅能在SLOW_BIT=1时打开,在PLL稳定后(150US),
SLOW_BIT位可以清除
1 : PLL 关掉, PLL 仅能在SLOW_BIT=1时关掉
SLOW_BIT [4]
0 : Fout = Fpllo (PLL output)
1: Fout = Fin / (2 x SLOW_VAL), (SLOW_VAL > 0) Fout = Fin, (SLOW_VAL =0)
SLOW_VAL [3:0] 这四位是在SLOW_BIT 位打开时slow clock的分频值