2.3 外围存储模块
本系统主要用于视频图像的处理，因此在处理过程中会产生大量数据；而DM642内部最多仅有256kB的RAM，所以需要扩展大容量的外部存储器才能满足数据处理的需要。系统通过DM642的EMIF接口外部扩展存储器，扩展两片SDRAM用于存储程序、数据和缓存数字视频信息，扩展1片Flash存储器用于固化程序和一些掉电后仍需保存的用户数据。系统采用MT48LCAM32B2
SDRAM 存储器，大小为1Meg×32bit×4banks，1片Flash AM29LV081B存储器。EMIF提供了对SDRAM的无缝接口，在CEO空间提供了64bit宽的SDRAM接口总线，把2片32位的SDRAM并接，实现CEO空间的64bit存取，用于存放程序和缓存数字视频。EMIFA提供了4个彼此独立的外部存储接口CE[3:0]，为从Flash启动，将Flash连接到CE1，将SDRAM连接到CE0。DM642的EMIF和64位SDRAM及Flash存储器的接口原理图见图3。
图3 DM642的EMIF和64位SDRAM 及Flash存储器的接口原理图
2.4 电源管理部分
本系统所需电源为+5V、+3.3V和+1.4V，其中+5V为电平转换芯片电源，+3.3V为DM642的I/O口、解码器及其他芯片的电源，+1.4V为DM642 CPU内核电源。TMS320DM642采用低电压供电方式，大大降低DSP芯片的功耗。CPU内核电压+1.4V，外设I/O电压+3.3V，降低内核电压主要是降低功耗。
外部接口引脚采用+3.3V电压，便于直接与外部器件接口。由于是两种不同的电压，所以要考虑供电系统的配合问题。在上电过程中，保证CPU内核电源先上电，最晚也应当与外设I/O电源
同时上电。关闭电源时，先关闭I/O电源，再关闭内核电源。如果内核上电晚于I/O，则会发生内部总线竞争，从而产生不可预定的结果；因此，在本系统中加入了电压监控电路。
3 系统软件编程部分
为了搭建1个可以实现各种图像算法的硬件平台，本系统的程序主要包括以下几个部分：系统引导部分，DM642的初始化程序(包括片内外设的选择、EMIFA初始化、IIC模块的初始化、VP口初始化)，解码器的初始化，Flash的读写程序，EDMA进行视频数据传输的设置等。
系统断电时，程序、初始化数据等都存在片外的Flash里。上电后，DM642从外部Flash中将程序引导到片内存储器，开始运行程序。系统启动时，系统上电复位，从Flash加载程序，并进行系统初始化，主要完成芯片初始化、外围硬件配置，为图像输入及处理做好准备。DM642发启动采集信号，送入图像信号，产生SDRAM的地址、读写、选通等逻辑信号，将图像写入SDRAM中。写完1帧图像发中断信号通知DM642读取，DM642从SDRAM中将1帧图像读入，运用图像处理算法进行处理。
系统自动将0x9000 0000～0x9000 03FF地址的程序和数据搬移到0x0000～0x0000 03FF地址，对EMIFA中的CE0、CE1寄存器进行配置；然后将片外0x9000 0400以后的Flash中的程序搬移到0x0000 0400以后的片内RAM中或片外SDRAM中，程序指针跳转到rts6400.Lib中的C入口点c_int00执行C初始化函数。初始化工作完成后，便进行图像采集。由摄像机摄入的PAL制式图像传送到SAA7115解码器，解码器将信号转变成并行的BT.656图像码流送到DM642的视频口VP0口，DM642视频口解码BT.656，得到YUV(4:2:2)格式的图像，并通过EDMA传输到SDRAM中存储。图像每场为720×288(宽×高)，每帧720×576(宽×高)。CPU通过访问SDRAM中的图像数据，根据程序进行图像处理。系统的主程序结构框图见图4。
图4 系统的主程序结构框图
4 结束语
本系统研究并设计了1个通用的基于DM642的视频采集处理系统。与其他视频处理系统相比，它有着诸多优势：在处理器方面，为了实现较高的实时性，且能够满足对运动图像进行处理的要求，系统采用了专门用于多媒体处理的TMS320DM642芯片作为处理器，使得系统硬件设计相对容易，提高了系统整体的性价比；在视频采集方面，采用了专门的解码芯片来完成，这样避免出现传统视频采集电路中存在的“DSP花费大量时间进行图像采集的控制”问题，从而将DSP解放出来，更高效地进行图像处理工作；具有很强的可编程性.可以利用外接的SDRAM编程实现MPEG2、MPEG4、H.263等多种视频压缩编解码算法，在适用性上远优于专用视频编解码系统；由于DSP的运算速度快，所以实时性强也是本系统的一大优势。
因此，本系统可以作为许多视频图像处理算法开发、验证的硬件平台，也可以作为各种多媒体应用系统的核心部件。
