1  引言
    ARM作为一种16/32位高性能、低成本、低功耗的嵌入式RISC微处理器。普遍应用于工业控制、消费类电子产品、通信系统、无线系统等产品。大多数ARM微控制器都集成了DMA控制器。且直接内存存取(DMA)作为一种独立于CPU的后台批量数据传输技术，以其快速、高效的特点在数据采集领域得到了广泛的应用。本文以三星公司的S3C2410为例，介绍了其内部DMA控制器的特点和使用方法.以S3C2410和FPGA为核心结合DMA技术设计了CCD相机采集系统，并且给出Linux操作系统下DMA设备驱动程序的设计方法。

2 DMA工作过程简介
    S3C2410是基于ARM920T内核的RISC微处理器.主频可达203 MHz，适用于信息家电、手持设备、移动终端等领域。S3C2410可提供4个DMA通道.用于系统总线内部或与外围总线之间的数据交换。现以外部DMA请求为例简要介绍DMA的工作过程。图1所示为DMA基本工作时序。
 
图1 DMA基本工作时序图
    当需要进行DMA操作时，外部DMA请求引脚XnXDREQ置为低电平。此时DMA控制器向CPU发出占用总线的请求，当总线请求成功后，XnXDACK引脚变为低电平，表示CPU已经将总线使用权交给DMA控制器，可以进行数据传输。当数据传输完成后应答信号XnXDACK置为高电平，通知CPU完成一次DMA操作。
    S3C2410提供了3种不同的DMA操作模式，分别是单服务命令模式、单服务握手模式和全服务握手模式。在利用DMA进行数据传输前必须对其相关寄存器进行设置。主要有：源地址寄存器、目的地址寄存器和各自的控制寄存器，以及配置DMA模式的控制寄存器等。

3 采集系统硬件设计
    根据DMA的特点，设计了基于ARM和FPGA的CCD相机采集系统。系统结构如图2所示。
 
    FPGA选用Altera公司的Cyclone系列器件EP1C6T144C8，可为CCD相机提供工作所需的驱动时序.同时接收经模数转换的CCD输出图像数据。S3C2410通过DMA方式从FPGA内部采集数据，通过数据线、DMA信号线、片选信号和输出时钟线与FPGA相连。
    这里主要介绍DMA方式的数据采集，FPGA内部的CCD驱动逻辑暂不介绍。FPGA与ARM的接口逻辑电路如图3所示。
 
    FPGA内部采用异步FIFO解决CCD输出数据频率和S3C2410采集频率不匹配的问题，写时钟由CCD输出位同步信号提供，读时钟由S3C2410的时钟输出引脚CLKOUT0提供。CLKOUT0根据ARM内部寄存器的设置可以输出不同的时钟频率。FIFO输出数据经过以nGCS4为选通信号的BUFFER后接到ARM的数据总线上。nGCS4是S3C2410存储空间中BNAK4的片选信号，当S3C2410对地址范围
0x20000000~0x28000000的存储空间进行读写操作时，BANK4为低电平，其余时间均为高电平.用它作为BUFFER的选通信号能有效地避免数据总线的污染。
    FIFO的写请求信号由S3C2410与FIFO的满状态共同控制。当ARM发出START信号并且FIFO未满时，写请求信号为高电平。FIFO在写时钟的控制下写入数据。当START信号撤销或者FIFO满时，写请求信号变为低电平，停止写操作。
    FIFO的读操作与ARM的DMA操作配合进行。系统采用单服务命令模式的DMA操作，每次传输一个字节数据位。当DREQ0信号变为低电平时DMA操作开始，每次传输一个字节后产生一个DACK0应答信号，而且只要DREQ0为低电平DMA操作就继续进行，直到DMA控制寄存器中的计数器为0.产生DMA中断。根据上述时序特点，将FIFO的空信号作为DMA的请求信号DREQ0.当CCD输出的数据写入FIFO中时，空信号跳变为低电平启动DMA操作，同时以DACK0信号作为FIFO的读请求。每一次DMA传输完成后应答信号使FIFO的读指针移动一位，以实现数据的快速准确采集。